POWER5+ 和 AIX 5L 多页面支持下的 IBM DB2 Enterprise 9 性能

核心提示： 除了处理器时钟速度外，另一个重要的处理器性能度量是每条指令的时钟周期（CPI），POWER5+ 和 AIX 5L 多页面支持下的 IBM DB2 Enterprise 9 性能(3)，实际上，CPI 是对运行一条指令需要多少时间的度量，使用 64 KB 的页面比使用 4 KB 的页面更好，

除了处理器时钟速度外，另一个重要的处理器性能度量是每条指令的时钟周期（CPI）。实际上，CPI 是对运行一条指令需要多少时间的度量。通常意义下的 CPI 是指平均或规格化的 CPI。CPI 越低，则执行越快，性能也就越好。

TLB 缓存条目重用（缓存命中）意味着更快的地址转换，还意味着对物理内存的更快的访问。如果 TLB 没有命中，那么就需要访问存储在主存中的页表，而这样做需要消耗相当多的处理器周期。增加进程的地址空间（也就是说，从 32 位地址空间增大到 64 位地址空间）这种做法已经变得越来越普遍了，但是这样会增加页表的大小，从而降低地址转换的速度。

为解决这个问题，有两种选择。一种选择是增加 TLB 大小。然而，由于芯片空间的限制，TLB 的大小不能成比例地增加。另一种选择是通过减少页表中的条目来减少页表的大小。前面已经指出，页表的大小与页面大小是成反比的，这意味着增加页面大小可以使页表变得更小，而且，每个 TLB 条目可以满足更多的地址转换。（也就是说，页面越宽，每个页面存储的信息也就越多。）

POWER5+ 处理器架构（运行 AIX 5L 操作系统）通过引入多页面大小来解决页表问题。一个应用程序可以选择与其工作负载的大小和特性相符的页面大小。在本文的后面您将看到，这种思想可以产生相当大的性能优势。

AIX 5L 多页面大小支持

这一节对 AIX 5L 的多页面大小支持作一个简要的概述。在简介部分已提到，POWER5+ 处理器和 AIX 5L V5.3（具有 5300-04 建议的技术级别）引入了对两种新的虚拟内存页面大小的支持：64 KB 和 16 GB。16 GB 的页面仅用于性能非常高的环境，而 64 KB 的页面则是为通用目的而设计的。实际上，对于大多数工作负载，使用 64 KB 的页面比使用 4 KB 的页面更好。我们将在本文的后面讨论对 DB2 使用 64 KB 的页面所带来的性能优点。分配 16 GB 的页面则需要 IBM Hardware Management Console (HMC) Version 5 Release 2 机器代码。